Арифметико–логические устройства (АЛУ). Назначение, принцип действия

Назначение АЛУ.

Арифметическо–логические устройства предназначены для выполнения арифметических и логических операций над

n

–разрядными операн­дами А =

A_n

–1

…

A₁A₀

и

В =

B_n

–1

…

B

1

B

0

.

Вид выполняемой операции задается:

? битом М (

Mode

— режим), позволяющим выбрать арифметическую (М = 0) или логическую (

M

= 1) операцию;

? 4–разрядным кодом Е₃Е₂Е₁Е₀, позволяющим выбрать одну из 16 арифметиче­ских и 16 логических операций. Логические операции над операндами

A

и

B

выполняются поразрядно:

?

A

= ?

A

3

?

A

2

?

A

1

?

A

0

,

?

B

= ?

B

3

?

B

2

?

B

1

?

B

0

,

A

*

B

= (

A

3

*

B

3

)(А

2

* В

2

)(А₁ * В₁

)(А₀ * В₀

),

где символом « * » обозначена любая двуместная операция алгебры логики (ИЛИ, И, ИЛИ–НЕ, И–НЕ, исключающее ИЛИ и др.).

Помимо операндов на вход АЛУ подается сигнал переноса С₀. Результат вы­полнения операции снимается с выходов в виде функций

F_i

(

i

=0,1,2,3) для от­дельных разрядов.

Рассмотрим особенности АЛУ на примере 4–разрядных устройств. Основой для построения АЛУ служат СУММАТОРЫ с ускоренным переносом.

Принцип построения сумматоров.

В много­разрядных сумматорах для сложения отдельных разрядов (начиная с младшего) двоичных чисел используются полные одноразрядные суммато­ры. На входы сумматора поступают сигналы

A_i

,

B_i

, 1–го разряда и сигнал С

i

переноса из предыду­щего разряда, а с выхода снимаются сигналы текущего разряда

S_i

суммы и переноса

C_i

+1

в следующий разряд.

Правила функционирования полного сумма­тора отображены в табл. 4.2.1.

Воспользовавшись табл. 4.2.1 и картой Карно (рис. 4.2.1) составим выражения для суммы и вы­ходного сигнала переноса:

S_i

=

C_i

?

B_i

?

A_i

,

(4.2.1)

C_i

+1

=

C_iB_i

?

C_iA_i

?

B_iA_i

1

=

G_i

?

P_iC_i

,

(4.2.2)

где символами

?

и

?

обозначены операции сложения по модулю два и логического сложения.

Из (4.2.2) следует, что:

? сигнал

G_i

=

A_i

.

B_i

= 1 вырабатывается (генерируется) при наличии обоих сигналов в данном разряде (т.е. перенос происходит при А

i

= В

i

= 1), поэтому он называется функцией генерации переноса;

? сигнал Р

i

=

A_i

v

B_i

= 1 разрешает прохождение пе­реноса С

i

= 1 на выход, поэтому он называется функцией распространения переноса. Используя (4.2.2), запишем следующие выраже­ния для сигналов переноса:

C

1

=

G

0

?

P

0

C

0

,

C

2

=

G

1

?

P

1

C

1

=

G

1

?

P

1

G

0

?

P

1

P

0

C

0

,

C

3

=

G

2

?

P

2

C

2

=

G

2

?

P

2

G

1

?

P

2

P

1

G

0

?

P

2

P

1

P

0

C

0

;

(4.2.3)

C

4

=

G

3

?

P

3

C

3

=

G

3

?

P

3

G

2

?

P

3

P

2

G

1

?

P

3

P

2

P

1

G

0

?

P

3

P

2

P

1

P

0

C

0

=

G

?

PC

0

(4.2.4)

Выражения (4.2.3), (4.2.4) свидетельствуют о том, что для получения сигналов переноса С

i

+1

(

i

= 0, 1, 2, 3) достаточно располагать функциями

G_i

, Р

i

(по сути, входными сигналами

A_i

,

B_i

разрядов слагаемых) и сигналом внешнего переноса С₀. Они описывают двухступенчатые комбинационные устройства, в первой ступени которых формируются логические произведения, а во второй — логиче­ские суммы. Поэтому можно считать, что сигналы всех переносов будут сформи­рованы одновременно и за более короткий промежуток времени, чем в схеме многоразрядного сумматора с последовательным переносом.

Рассмотренный способ формирования переносов часто называется парал­лельным,

а сумматоры, построенные по этому способу, — сумматорами с параллельным переносом.

Используя соотношения (4.2.3), (4.2.4), можно построить схему ускоренного (параллельного) переноса для 4–разрядного сумматора (рис. 4.2.2). Как видно из рис. 4.2.2, схема ускоренного переноса с помощью входных сигналов С₀,

G_i

,

P_i

(

i

=

0, 1, 2, 3) формирует переносы в старшие разряды С₁…С₄, а также функции генерации

G

и распространения

P

переносов, используемые при групповом включении 4–разрядных сумматоров.

Отметим, что на основе 4–разрядных сумматоров можно построить сумматоры с разрядностью 8, 12, 16 и т. д. с параллельным групповым переносом.

Функции АЛУ.

Для выполнения логических операций и расширения функцио­нальных возможностей рассмотренного выше сумматора примем следующие меры:

? путем замены в (4.2.1) С

i

на С

i

?

M

создадим условия для блокировки пере­носа (при

M

=

1 перенос блокируется);

? вместо

разрядов А

i

и В_i

операндов

А и

В в (4.2.1) будем использовать функции

f_i^A

=

E

1

?

B

1

?

E

0

B_i

A_i

;

f_i^B

=

E

3

?

B_i

A_i

?

E

2

B_i

A_i

.

(4.2.5)

Принимая в (4.2.1)

S_i

=

F_i

получаем следующее выражение для описания функций АЛУ:

F_i

= (

E

3

B_i

A_i

?

E

2

?

B_i

A_i

)

?

(

E

1

?

B_i

?

E

0

B_i

?

A_i

)

?

(

C_i

?

M

).

(4.2.6)

При М = 0 выражение (4.2.6) позволяет выявить 16 арифметических операций, а при

M

=

1 – 16 логических операций, выполняемых АЛУ. Вид выполняемой арифметической и логической операции определяется 4–разрядным кодом

E

3

E

2

E

1

E

0

.

В табл. 4.2.2 приведены преобразования походных выражений (4.2.6) и конеч­ные выражения (графы М = 0 и

M

=

1) для операций

F_i

АЛУ над отдельными разрядами

A_i

и

B

i

операндов. Для преобразований использовались следующие формулы:

b

?

a = b

?a

?

?b a = ? (b a

?

?b ?a); b

?

1 =

?b;

b

?

b = 0; b

?

a =

? (?b ?a); ba = ? (?b

?

?a);

Для перехода к операциям над операндами следует в полученных выражениях заменить

A_i

на

A

,

B

i

на

B

,

C

i

на С0 = 000С₀, 0 на 0000, 1 на 1111, а для арифмети­ческих операций (М = 0) дополнительно — символ

?

на знак « + » арифметического сложения.

Операции, выполняемые АЛУ над входными операндами, приведены в табл. 4.2.3. При описании операций использовались следующие обозначения;

? А, В — входные 4–разрядные операнды;

? 0 = 0000, 1 = 1111 — 4–разрядные операнды со значениями каждого разряда, равными 0 и 1 соответственно;

? С0 = 000С₀ — 4–разрядный операнд, самый младший разряд которого за­действован для входного сигнала переноса;

? знак « + » для операции арифметического сложения операндов;

? символы

?

, &,

?

для операций логического сложения, умножения и исключа­ющего ИЛИ операндов;

?

?

А, ?В — поразрядное инвертирование операндов

А, В.

АЛУ является универсальным устройством с точки зрения выполнения логи­ческих операций, так как выполняет все 16 возможных логических операций над двумя переменными.

Отметим некоторые особенности арифметических операций. Для расширения функциональных способностей АЛУ:

? предусмотрена возможность реализации арифметических операций со зна­чениями входного сигнала переноса С₀ = 0 и С₀ = 1. При С₀ = 1 на входе АЛУ появляется дополнительный операнд 0001;

? большинство арифметических операций совмещено с предварительно вы­полненными логическими операциями. С этой точки зрения весьма полезной является операция А +

B

+ С0 (

i

= 6), которая при С0 = 0001 позволяет полу­чить разность операндов А – В с представлением результата в дополнитель­ном коде. При А = 0000 и С0 = 0001 с помощью этой операции формируется дополнительный код операнда в. Для представления операнда в дополни­тельном коде можно использовать и другие операции, например (А

v

B

) + С0 (

i

= 2);

? имеется операция сложения двух одинаковых операндов: А + А + С0 (

i

= 12). При выполнении этой операции производится сдвиг операнда А на один раз­ряд влево (в сторону старших разрядов) с записью в младший разряд значе­ния сигнала входного переноса С₀. Указанный сдвиг обусловлен увеличением числа А в 2 раза, что равносильно операции умножения на 2, а следовательно, для двоичных чисел сдвигу влево йа один разряд;

? имеется операция А + С0 (

i

= 0), которая при С0 = 0001 аналогична операции инкрементации (увеличения на +1), выполняемой счетчиками.

Принципы формирования переносов.

Запишем полученное выше выраже­ние (4.2.2) для переноса в (

i

+ 1)–й разряд в виде

C_i

+1

=

G_i

?

P_iC_i

=

f_i^A

.

f_i^B

?

(

f_i^A

?

f_i^B

) ^.

C_i

,

(4.2.7)

где

f_i^A

,

f_i^B

— функции, определяемые соотношениями (4.2.2), используются в АЛУ вместо

A_i

и

B_i

.

На основании (4.2.5) и (4.2.7) запишем выражения для функций генерации и распространения переноса с учетом того, что Х^.Х = Х, Х^.?Х = 0, X

?

1 = 1:

G_i = f_i^{A .} f_i^B = (E₁?B_i

?

E₀B_i

?

A_i) ^. (E₃B_i A_i

?

E₂ ?B_i A_i) =

= E₁E₂ ?B_i A_i

?

E₀E₃B_iA_i

?

E₃B_iA_i

?

E₂ ?B_i A_i =

= (E₁ + 1)E₂ ?B_i A_i

?

(E₀ + 1)E₃B_iA_i = E₃B_iA_i

?

E₂ ?B_i A_i) = f_i^B,

(4.2.8)

p

i

= f_i^A

?

f_i

в

= E₁?B_i

?

E₀B_i

?

A_i

?

E₃B_i A_i

?

E₂ ?B_i A_i =

= E₁?B_i

?

E₀B_i

?

A_i (1

?

E₃B_i A_i

?

E₂ ?B_i A_i) = E₁?B_i

?

E₀B_i

?

A_i = f_i^A ,

(4.2.9)

Как следует из выражений (4.2.6), (4.2.8), (4.2.9), функции

F_i

, выполняемые АЛУ, функции генерации

G_i

и распространения Р

i

переноса могут быть сформиро­ваны в одном устройстве, которое назовем формирователем.

Принципы построения АЛУ.

Арифметическо–логическое устройство подобно 4–разрядному сумматору можно представить как совокупность четырех идентич­ных формирователей Ф0–Ф3 и схемы ускоренного переноса. Работа формирователей АЛУ описывается функциями (4.2.6), (4.2.8), (4.2.9). Схема формирователя, построенная в соответствии с выражением (4.2.6), изображена на рис. 4.2.3. На входы формирователя подаются:

? сигналы

i

–х разрядов операндов (А

i

, В

i

) и переноса

C_i

;

? сигнал М выбора вида выполняемой операции (арифметической М = 0 или ло­гической М = 1);

? 4–разрядный код Е₃Е₂Е₁Е₀ выбора выполняемой арифметической или логиче­ской операции.

С выхода формирователя снимаются:

? результат выполненной операции для

i

–го разряда в виде функции

? сигналы для формирования переноса С

i

+1

, в следующий разряд в виде функ­ций генерации и распространения переноса

G_i

=

E

3

B_i

A_i

?

E

2

?

B_i

A_i

,

p

i

=

E

1

?

B_i

?

E

0

B_i

?

A_i

.

При

E

3

= 1,

E

2

= 0,

E

1

= 0, Е₀ = 1 (табл. 4.2.3,

i

= 9 — операция сложения двух операндов) получаем известные функции генерации и рас­пространения переноса для прямых операндов А и

B

, при

E

3

= 0, Е₂ = 1, Е₁ = 1, Е₀ = 0 (табл. 4.2.3,

i

= 6) — функции генерации и рас­пространения переноса для прямого А и ин­версного ?В, операндов.

Устройство переноса строится по схеме, приведенной на рис. 4.2.2, так как выражение (4.2.7) переноса в (

i

+ 1)–й разряд для АЛУ имеет такой же вид как для сумматора. Снима­емые с его выходов сигналы

G

,

P

предназначе­ны для организации группового параллельного переноса при построении 8–, 12–, 16–разряд­ных АЛУ на основе рассматриваемого 4–раз­рядного АЛУ.

Структурная схема 4–разрядного АЛУ изоб­ражена на рис. 4.2.4. Условное графическое обозначение 4–разрядного АЛУ приведено на рис. 4.2.5.